SR Latch & Flip-Flop (Rangkaian Sekuensial 1 part 2)

SISDIG_B_TUGAS_7_5113100066

SR Latch dan Flip-Flop 

A.    SR Latch

SR Latch merupakan SET-RESET LATCH, yang merupakan elemen penyimpan satu bit biner. Tardiri dari 0 atau 1. SR Latch dapat dibuat dengan menggunakan gerbang NOR atau gerbang NAND.

Berikut ini contohnya:

B.    Flip-Flop

            Flip-flop adalah rangkaian utama dalam logika sekuensial. Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.

Ada beberapa kondisi dalam flip-flop:

1.      Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (1) saat dipicu, apapun kondisi sebelumnya.

2.      Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (0) saat dipicu, apapun kondisi sebelumnya.

3.      Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak berubah dari kondisi sebelumnya saat dipicu.

4.      Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q) berkebalikan dari kondisi sebelumnya saat dipicu.

Flip-Flop dibagi menjadi 4, yaitu:

1.)    SR-Flip-Flop (SET & RESET Flip-Flop) dapat dibuat dari gerbang NAND atau gerbang NOR. Yaitu rangkaian Flip-Flop yang mempunyai 2 output Q dan Q’. Simbol-simbol yang ada pada output selalu berlawanan satu dengan yang lain. SR-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set).

2.) D-Flip-Flop (Delay/Data Flip-Flop) merupakan pengembangan dari SR-Flip-Flop yang digunakan untuk mengatasi output tidak valid pada SR-Flip-Flop. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebi dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R.

3.)  JK-Flip-Flop adalah clocked SR-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

4.) T-Flip-Flop (Toggle Flip-Flop) adalah flip-flop yang mengkomplemenkan data yang disimpan jika mendapat input 1. merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.